Modulatory delta z adaptacją interwału próbkowania – rozwiązania predyktorów w technologii CMOS

Implementacja bloku predyktora 1-bitowego, bazująca na integratorze paczkowym w technologii CMOS jest oryginalnym projektem Autorów artykułu.

Działanie bloku predyktora 1- bitowego opiera się na zmianie analogowej wartości wyjściowej o różnicę między aktualną próbką sygnału wejściową a próbką poprzednią. Wartość bieżąca wyjściowa jest modyfikowana o kwant napięcia wynikający z aktualnej rozdzielczości przetwarzania. Taką cechę oprócz układów c/a, w których bieżąca wartość akumulatora może być zmodyfikowana o zadaną wielkość cyfrową, posiadają także sterowane integratory analogowe, a ogólniej układy próbkująco-pamiętające. Najprostszym z nich jest integrator, w którym bieżąca wartość ładunku kondensatora jest modyfikowana przez ładowanie go określoną wartością prądu stałego w zadanym przedziale czasu. Jak udowodniono w pracy [8], tego typu rozwiązanie dobrze sprawdza się w koderach Δ z próbkowaniem równomiernym. Problemy pojawiają się w układach z adaptacją częstotliwości próbkowania. Zmiana wielkości kroku kwantyzacji w koderach delta z  próbkowaniem równomiernym wymaga jedynie zmiany prądu ładującego (rozładowującego), integratora. Czas ładowania (rozładowania) w tym przypadku jest wielkością stałą. Takie rozwiązania są stosowne w komercyjnie dostępnych koderach CVSD [6]. Metody tej nie można jednak, bezpośrednio zastosować w koderach z nierównomiernym próbkowaniem, gdyż utrzymanie takiego samego kwantu zamiany napięcia predyktora między kolejnymi chwilami próbkowania wymaga modyfikacji prądu ładowania, adekwatnej do zmiany interwału próbkowania. Jest to zadanie dość proste do rozwiązania układowego, natomiast napotyka liczne problemy implementacyjne w technologii CMOS, związane z zachowaniem symetrii podziału prądów w lustrach kaskodowych, czy symetrii prądu ładowania i rozładowania.

Konstrukcja integratora ładunkowego jest rozwiązaniem, które wykorzystuje ideę pracy układów próbkująco-pamiętających. Istotą jego działania jest sekwencyjna dystrybucja ładunku referencyjnego Q_Ref poprzez układy przenoszące go aż, do kondensatora pamiętającego, który wytwarza napięcie wyjściowe U_OUT. Schemat blokowy takiego predyktora (w istocie przetwornika c/a z pamięcią) zamieszczono na rys. 8.

Rys. 7. Schemat blokowy predyktora z 1-bitowym integratorem paczkowym

Rys. 8. Schemat blokowy 1-bitowego predyktora ładunkowego

Proponowany predyktor z integratorem ładunkowym zawiera źródło prądowe IRef, którego wartości są określane przez zewnętrzną rezystancję R_refzew, pracującą w układzie skompensowanego termicznie źródła napięcia V_Ref (typu bandgap). Ustalona rezystorem wartość prądu źródła może być jeszcze dzielona w stosunku od 1 do 16 przez podanie na 4-bitowe wejścia sterujące odpowiednich poziomów logicznych (rys. 8). W wykonanej implementacji pozwala to na uzyskiwanie wartości prądu w zakresie od 100 nA do 1,6 μA. Prąd ten (IN) ładuje, albo rozładowuje wewnętrzny kondensator C_Ref w bloku wytwarzania ładunku referencyjnego +Q_Ref N lub -Q_RefN. Ładunek ten jest następnie dostarczany do bloku redystrybucji, gdzie powiększa lub zmniejsza wartość sygnału wyjściowego U_OUTpredyktora. Przykładowy przebieg czasowy sygnału wyjściowego przedstawiono na rysunku 9.

Rys. 9. Przykładowy oscylogram napięcia UOUT na wyjściu predyktora paczkowego

Interesującą cechą opracowanego rozwiązania jest to, iż wartość napięcia po doładowaniu kondensatora ładunkiem Q_Ref N nie zależy od czasu trwania procesu redystrybucji ładunku, przez co takie rozwiązanie może być zastosowane w koderach delta z nierównomiernym próbkowaniem. Wykonana implementacja predyktora w technologii AMS035, działa poprawnie przy zmianie interwału próbkowania w zakresie od 600 ns do 100 μs, co odpowiada zmianom częstotliwości próbkowania w zakresie od 10 kHz do 1,67 MHz. Layout predyktora z zaznaczonymi najważniejszymi podzespołami przedstawiono na rysunku 10.
Predyktor zajmuje powierzchnię 0,0728 mm2 (400 × 182 μm), pobierając prąd całkowity 261 μA przy napięciu zasilania  wynoszącym 3 V, czyli moc pobierana wynosi 783 μW.

Rys. 10. Topografia układu predyktora z integratorem paczkowym